日本电子维修技术 内存关于tRAS 时许公式到底哪个是对的
1. tRAS≥tRTP+tRCD+CL
出处：https://www.cnblogs.com/GardenKeeper/p/9844657.html
2. tRAS=tRCD+tWR and +0+2+4+8
出处：https://zhuanlan.zhihu.com/p/771 ... m_oi=34770859851776
3. tRAS =tCL+ tRCD（RD）+2出处：https://www.chiphell.com/thread-2112162-1-1.html
DRAM RAS Active Time（tRAS）：行地址激活的时间。它其实就是从一个行地址预充电之后，从激活到寻址再到读取完成所经过的整个时间，也就是tRCD+tCL的意思。这个操作并不会频繁发生，只有在空闲的内存新建数据的时候才会使用它。太紧的tRAS值，有可能会导致数据丢失或不完整，太宽的值则会影响内存性能，尤其是在内存使用量增加的时候。
不过 第一篇看内容应该是DDR3时代的。
评论
可能没什么公式，否则
https://www.chiphell.com/thread-2164513-1-1.html
这个又怎么解释呢？
16-17-17-28
评论
不知道具体多少是对的，比如zen2平台，c9bjz的tras甚至可以压到22或者24过测，但aida64测试，基本没感觉到和28,30,32这些数值有什么差别，死压这个参数感觉没什么用
评论
第4位影响很小的，而且他不是越低或者越高才好，而是大约隔开4-5个数字就最好或者最差。
在其他参数全部不变的情况下，比如啊 设置为39，各种跑分测试综合最佳后，你38或者40都凑合，成绩很接近。
但是你改到34就是成绩最差了，35和33也比较差的，都接近34。
再不断下调，到28又变成最好了，但是这个28基本和39是同一个档次的，微乎其微。
就是和 波峰波底波峰一样 周期性的，所有的波峰成绩都非常接近的，所有的波底也很接近的，不一定是最低的那个tRAS时候成绩最高的。
也就是说 你用公式，算出来 偏高的那个tRAS，可能是最适合的。虽然可以降低可以用，但是带来的总成绩不会有提高，甚至有降低，没必要去探索极限最低数字的。
评论
时许公式不对，导致预充电、激活时间错乱会造成数据出错，跑分高不等于稳定。
评论
用公式肯定是对的，各个时许衔接没问题才行，乱压时许只能测试。
相信科学。。
评论
都不对 tras min=trcd+bl. DDR4 bl(burst length)=8
评论
第四个了。。。。
评论
你列出的任何公式如果是对的话就不能解释我过mt的2866 12-14-13-23的ddr3 四通了
评论
At the same time, the minimum activity time of the line (from the ACTIVATE command to the PRECHARGE command, tRAS), by its definition, exactly corresponds to the time interval between the start of the first and the beginning of the fourth operation. This implies the first important relationship between memory timings: tRAS, min = tRCD + tCL + (tBL - (tCL-1)) - 1, where tRCD is the time of the first operation, tCL is the second, (tBL - (tCL-1)) is the third; finally, the subtraction of the unit is due to the fact that the tRAS period does not include the clock on which the PRECHARGE command is given. Reducing this expression, we get: tRAS, min = tRCD + tBL. The rather amazing conclusion resulting from the detailed consideration of the data access scheme contained in SDRAM memory is that the minimum value of tRAS does not depend (!) On the delay value CAS #, tCL. The dependence of the former on the latter is a fairly common misconception, quite often encountered in various manuals on RAM.
评论
摘抄至gamersnexus 观众留言更正stevehttps://www.gamersnexus.net/guid ... tency-trcd-trp-tras
评论
(tBL - (tCL-1) 得出来是负数啊
评论
看说明 因为precharge命令是不带钟的 在第二个命令完结后就执行
评论
海力士和三星颗粒这个结论基本可以得到验证，但是镁光却稍有不同
评论
这是标准设计的理论延迟 颗粒做不到标准还是对的。
评论
第二个公式和实际情况最为接近，压的太紧对效能没有作用。
评论
tRASmin最低的值是X299平台，如需验证tRAS＜tRCD/tRP时可用此平台
评论
大锅，镁光是什么，我刚好是镁光
评论
摘抄下1usmus的算法：
1.tRAS（min）=tRCD+tBL。
2.DDR4的tBL始终=8
3.对SDRAM存储器中的数据访问方案进行了详细考虑，得出了一个相当惊人的结论：tRAS的最小值不依赖于延迟值tCL。前者对后者的依赖是一个相当常见的误解，在各种RAM手册中经常遇到。
我在z390平台测的结果，三星的特挑bdie和海力士的特挑cjr、djr，在4000到4400的频段里，tRAS可以设最小值28进行烧鸡，远远小于tCL+tRCD之和，并且大于tRCD值。
镁光的edie，在同平台下就做不到了，它的tRAS值是大于tCL+tRCD之和的。
评论
理论值是基于jedec标准的最低值 颗粒做不到是颗粒的事情 不冲突的 同样再神仙的条子也不可能工作在低于jedec标准的这个时序
类似的情况还有trrd和tfaw的关系 后者定义为最低4：1前者 你再神仙的条子低于4：1的设置也会挂 除非bios自适应把他加回去了
电路 电子 维修 我现在把定影部分拆出来了。想换下滚，因为卡纸。但是我发现灯管挡住了。拆不了。不会拆。论坛里的高手拆解过吗？ 评论 认真看，认真瞧。果然有收 电路 电子 维修 求创维42c08RD电路图 评论 电视的图纸很少见 评论 电视的图纸很少见 评论 创维的图纸你要说 版号，不然无能为力 评论 板号5800-p42ALM-0050 168P-P42CLM-01
·日本留学生活 求个大阪合租
·日本留学生活 自家房招租求
·日本留学生活 东京地区出9成新lv钱包
·日本育儿教育 孩子从国内过来如何学习日语
·日本育儿教育 明年四月横滨招月嫂
·日本育儿教育 请问咋让娃突破识字关？感谢分享中文共读和学习经验的妈妈
·中文新闻 东区明星迈克尔·格列柯，53 岁，将在第一次出生两年后第二次
·中文新闻 《爱情岛》明星卡米拉·瑟洛和杰米·朱维特在透露即将迎来第三